基于FPGA的QPSK调制器设计Verilog代码Quartus仿真

名称：基于FPGA的QPSK调制器设计Verilog代码Quartus仿真

软件：Quartus

语言：Verilog

代码功能：

基于FPGA的QPSK调制器设计

内容及要求

设计说明

QPSK调制广泛应用于卫星通信、移动通信等领域。本题目要求设计一个QPSK调制器的 FPGA IP核,实现对输入周期数字比特流的QPSK调制。

二、设计要求

1.输入数字比特流波形和输出QPSK调制波形必须能够通过示波器或在 Modelsim中观测到。

2.调制器输入数字比特流的速率不低于10kbps。

3.使用 ALTERA公司的FPGA器件进行开发。

4.可根据情况增加其他功能。

三、实验要求

1.根据设计要求,合理设计系统架构,完成软、硬件设计。

2.使用VHDL或 Verilog HDL编程,使用 Mode Sim完成逻辑仿真。

3.进行器件选择时要考虑成本,并对项目的性价比以及社会经济效益进行简要分析说明。

4.完成系统联调,实现模块功能,并阐述联调的方法和结果

FPGA代码Verilog/VHDL代码资源下载：www.hdlcode.com

演示视频：

设计文档：

1. 工程文件

2. 程序文件

3. 程序编译

4. RTL图

5. Testbench

6. 仿真图

整体仿真图

调制模块仿真

载波模块仿真

部分代码展示:

`timescale?1ns?/?1ps
//QPSK
module?QPSK(
????input?clk_in,//时钟50M
????input?rst_p,//高电平复位
?input?data_in,//输入串行行数据,156.25K
????output?[7:0]?QPSK_out//QPSK调制输出
????);
wire?[4:0]?phase_location;//实际相位位置
//调制模块
modulation?i_modulation(
.?clk_in(clk_in),//时钟
.?rst_p(rst_p),//高电平复位
.?data_in(data_in),//输入并行数据
.?phase_location(phase_location)//实际相位位置
????);
//载波模块
carry_wave?i_carry_wave(
.?clk_in(clk_in),//时钟
.?phase_location(phase_location),//实际相位位置
.?QPSK_out(QPSK_out)//QPSK调制输出
);
endmodule

点击链接获取代码文件：http://www.hdlcode.com/index.php?m=home&c=View&a=index&aid=492