• 方案介绍
  • 附件下载
  • 相关推荐
申请入驻 产业图谱

led控制实验设计Verilog代码Quartus仿真

09/23 10:15
230
加入交流群
扫码加入
获取工程师必备礼包
参与热点资讯讨论

2-241029200145438.doc

共1个文件

名称:led控制实验设计Verilog代码Quartus仿真

软件:Quartus

语言:Verilog

代码功能:

利用FPGA,完成LED控制实验,具体要求如下

1、利用40MHz系统时钟,分别产生1Hz和2Hz的时钟信号;

2、使用1Hz时钟信号控制任一LED灯闪烁,亮灭持续时间为1s;

3、使用2Hz时钟信号控制另外任一LED灯闪烁,亮灭持续时间为0.5s;

4、使用 QuartusⅡ编写 Verilog HDL程序,并使用 Modelsim进行仿真,观察具体仿真现象。

FPGA代码Verilog/VHDL代码资源下载:www.hdlcode.com

演示视频:

设计文档:

1. 工程文件

2. 程序文件

3. 程序编译

4. 管脚分配

5. Testbench

6. 仿真图

部分代码展示:

//LED控制
module?led_ctrl(
//module端口列表
input?clk_in,//输入信号(wire?类型),40MHz时钟
output?LED1,//输出信号(wire?类型),LED1亮灭持续时间1秒
output?LED2//输出信号(wire?类型),LED2亮灭持续时间0.5秒
);
reg?clk_1Hz=0;//1Hz时钟信号,数据类型为reg
reg?clk_2Hz=0;//2Hz时钟信号,数据类型为reg
reg?[31:0]?div_cnt=32'd0;//分频计数器,数据类型为reg
//40MHz分频到2Hz
always@(posedge?clk_in)//仿真时将10000000改小为100,便于减小仿真耗时
if(div_cnt>=32'd100)begin//40MHz分频到2Hz,需要分频20_000_000,使用信号翻转,计数10_000_000
div_cnt<=32'd0;
clk_2Hz<=~clk_2Hz;//信号翻转,输出2Hz
end
else
div_cnt<=div_cnt+32'd1;//计数

点击链接获取代码文件:http://www.hdlcode.com/index.php?m=home&c=View&a=index&aid=1279

  • 2-241029200145438.doc
    下载

相关推荐