合见工软：全国产EDA/IP助力新形势下芯片需求

EDA产业是一个典型的“小产业托起大产业”的门类。EDA+IP本身大概只有170亿左右市场规模，但撑起了差不多是6000亿左右的半导体规模，进而又托起了几十万亿的数字经济产业。近来，随着中美地缘的博弈，EDA重新以非常“热”的姿态进入大众视野。

在第五届RISC-V中国峰会上，合见工软副总裁吴晓忠以“全国产EDA/IP助力新形势下芯片需求”为主题进行了分享。

据介绍，合见工软三大产品线主要包括：

芯片级EDA，包含数字芯片验证全流程，DFT全流程覆盖，以及基于大模型设计代码自动生成工具UDA。
系统级EDA，覆盖全国产高性能大规模PCB板级设计+先进封装级全场景设计平台。
高性能IP，包含几乎所有的高速接口及存储类的IP。

今年的新产品，EDA方面发布了第二代一体化硬件仿真和原型验证平台UVHS-2，以及下一代数字仿真调试平台UVS+和UVD+产品更新；IP方面，发布了国内首款UEC MAC IP；同时在以太网整体互联控制器 IP解决方案方面，合见工软也实现整个全覆盖。

据吴晓忠介绍，合见工软整个硬件产品线从千万门规模到百亿门规模都有相应的硬件产品。UVHS 8千万门可以支持到70亿门，UVHP单系统最大可以支持460亿门，同时支持传统的SA、虚拟接口方案、存储设计等。

UVHS跟UVHP不同的地方在于，尽管密度没有那么大、但是组合和部署更加方便，因为它同时支持原型和硬仿，而且在容量组合和用户组合方面更加灵活。同样，它跟整个硬件仿真和原型共享同一套编译软件，从而可以进行跨平台的复用。

吴晓忠还分享了两个应用案例：

第一案例是开芯院昆明湖CPU应用，面对客户提出的三大核心挑战：一是多芯片大规模设计下的跨片通信验证难题；二是高复杂度软件运行对性能的严苛要求；三是接近硬件仿真器级别的复杂调试需求。其应对策略包括：通过自动化流程实现多芯片/多板级联的高效验证；使用时序驱动分割技术确保性能目标达成；同时提供硬件仿真器与原型验证双模式调试手段，满足深度诊断需求。

第二个案例是平头哥玄铁处理器的优化。通过采用UVHS技术，单颗芯片速率提升至50MHz（无跨片场景）；跨片场景下仍维持12MHz高速传输，并创新性支持虚拟原型与物理切片的双工作模式，该方案已在平头哥实际应用中验证了成效。

此外，其虚拟原型设计与仿真工具套件UniVista V-Builder/vSpace为设计早期阶段提供全虚拟化平台，支持架构分析与软件开发。该平台具备与硬件仿真器、原型验证系统的交互能力，内置自研RISC-V模型；若客户已有定制RISC-V模型，亦可无缝集成至工具链中。

除了数字验证之外，合见工软在数字实现上面也有自己全自研的DFT全流程平台。包含：边界扫描，MBIST，ATPG，DIAG，YIELD。

在IP方案领域，合见工软重点布局高性能IP业务与定制化设计解决方案。同时，在系统级EDA工具方面，不仅支持传统PCB设计，更具备先进封装设计能力。该工具拥有百万Pin级别超大规模处理能力，可高效承载先进封装中数百个组件的复杂设计。据了解，目前国内某头部客户的封装底座项目，已实际采用合见工软该款解决方案完成了落地实施。