芯耀
259
?核心概述
FSW3410?是一款双通道差分的2:1/1:2高速被动开关，专为USB 3.1（支持 10Gbps）等高速接口设计。它通过SEL引脚选择信号路径，并由EN引脚控制开关状态。其核心优势在于11GHz的高带宽、极低的导通电阻（6.7Ω典型值）和出色的隔离性能（-40dB@5GHz），同时功耗极低（工作 <2mW，关断 <20uW）。
1. 核心特性与电气性能
| 特性分类 | 关键参数 | 规格 | 备注 |
|---|---|---|---|
| 基本功能 | 通道配置 | 2-Differential Channel 1:2/2:1 | 可作为 Mux 或 DeMux 使用 |
| 数据速率 | USB 3.1 Super Speed (10Gbps) | 兼容 Gen 1 和 Gen 2 | |
| 性能指标 | 带宽 | 11GHz?@-3dB | 确保高速信号完整性 |
| 导通电阻 (R<sub>ON</sub>) | 6.7Ω?(Typ.) | 低损耗，减少信号衰减 | |
| 隔离度 | -40dB?@ 5GHz | 抑制串扰，保证信号纯净 | |
| 串扰 (Crosstalk) | -39dB?@ 5GHz | 同上 | |
| 插入损耗 | -1.45dB @ 5GHz | 信号功率损失小 | |
| 功耗控制 | 工作电流 | 28uA?(Max.) | 极低功耗，适合便携设备 |
| 关断电流 | 1uA?(Max.) | 深度休眠，节省能源 | |
| 信号兼容性 | 共模电压范围 | 0 to 2V | 适应多种高速接口 |
| 信号耦合方式 | 支持 AC 和 DC 耦合 | 设计灵活性高 |
2. 引脚配置与功能
芯片采用QFN2.8x2.0-18L封装，关键引脚功能如下：
信号路径引脚:
COM0±,?COM1±: 公共端（Common）差分信号对。
D0A±,?D1A±: A 端口的两组差分信号对。
D0B±,?D1B±: B 端口的两组差分信号对。
控制引脚:
SEL?(Pin 6): 路径选择引脚。低电平时选择 A 端口，高电平时选择 B 端口。
EN?(Pin 7): 使能引脚，低电平有效。高电平时所有通道呈高阻态 (Hi-Z)。
电源引脚:
VCC?(Pin 17): 电源正极 (1.5V ~ 5.5V)。
GND?(Pin 18): 电源地。
路径选择真值表:
| EN | SEL | 信号路径 (COM ? ?) |
|---|---|---|
| High | X | Hi-Z?(所有通道高阻) |
| Low | Low | A 端口?(D0A, D1A) |
| Low | High | B 端口?(D0B, D1B) |
3. 应用场景
关键问题与解答
Q1: FSW3410 的主要竞争优势是什么？
A1: 其核心优势在于极致的高速性能与低功耗的完美结合。
具体体现在：
卓越的高速性能：11GHz 的带宽和 - 40dB 的隔离度，确保了 10Gbps 信号的完整传输。
极低的导通电阻：6.7Ω 的导通电阻和优异的平坦度（R_FLAT低至 0.2Ω），将信号衰减和失真降到最低。
超低功耗：工作状态仅 28uA 电流，远低于同类产品，非常适合电池供电设备。
Q2: 如何正确控制 FSW3410 的信号路径？
A2: 通过EN和SEL两个引脚协同控制。
首先，使能芯片：将 **EN引脚拉低 **（逻辑 0）。如果EN为高电平，无论SEL状态如何，所有通道都处于高阻态，无信号通过。
然后，选择路径：
当EN为低电平时，将 **SEL引脚拉低 **，信号将从A 端口?(D0A±, D1A±) 切换至公共端 (COM0±, COM1±)。
当EN为低电平时，将 **SEL引脚拉高 **，信号将从B 端口?(D0B±, D1B±) 切换至公共端 (COM0±, COM1±)。
Q3: 在 PCB 设计中，使用 FSW3410 需要注意什么？
A3: 重点关注信号完整性和电源完整性。
高速信号布线：
所有差分信号线（如D0A+与D0A-）必须等长、平行、紧密耦合，以最小化时延差（skew）。
高速走线应远离数字控制信号线（EN,?SEL），以减少串扰。
电源与地处理：
在VCC引脚（Pin 17）旁紧靠放置一个 100nF 的去耦电容，并确保电容的接地端通过最短路径连接到芯片的GND引脚（Pin 18）。
芯片底部的外露散热焊盘（Exposed Pad）必须牢固焊接并良好接地，这有助于散热和提供稳定的地平面。
遵循数据手册的布局建议：参考数据手册中的典型应用电路图进行布局布线。
